股墓派EP.5 Note [矽光子黑魔法]

股墓派EP.5 Note [矽光子黑魔法] 矽光子到底是什麼黑魔法 ==

📍矽光子（Silicon Photonics, SiPh）是一種將光子技術與矽材料整合的創新方式，利用光子在矽晶片中傳遞訊號。相較於傳統電路板上使用銅線傳導電子訊號，矽光子技術以光子取代電子進行訊息傳輸。光子傳播速度遠快於電子，且產生熱量較少，因此能大幅提升傳輸效率並降低能耗。矽（Silicon）：矽是一種廣泛應用於電腦和電子設備晶片的材料。光子（Photons）：光子是光的基本單位，可視為光的微小「粒子」。

圖１晶圓上設計出各種架構示意圖。可設計出電子所使用的電路或者矽光子所使用的光路。

圖2 矽光子概念示意圖。將光訊號快速轉成電訊號，反之亦然。

📍矽光子技術的演進為了突破當前技術極限，全球業界正積極採用「矽光子」（Silicon Photonics）技術，將光學應用於訊號傳輸。這項技術讓電子與光子結合，不僅有效解決銅線電路在訊號傳輸中的損耗和發熱問題，還被視為開創未來科技新時代的關鍵。矽光子技術能顯著提升光電傳輸速度，克服傳統計算機組件中銅線導致的效能瓶頸。因此，半導體龍頭如台積電（TSMC）和英特爾（Intel）已積極投入相關研發。光學收發器模組包含光接收器、放大器、調製器等多種組件。過去，這些組件分散於印刷電路板（PCB）上，但為降低功耗、加速數據傳輸、減少訊號損失與延遲，現今已整合至單一矽芯片中。值得注意的是，矽光子技術需與共同封裝光學（CPO, Co-packaged Optics）搭配使用，才能充分發揮其潛力，推動高效能運算與通訊的革新。矽光子技術歷史演變第一種是基於矽光子學的插拔式光收發模組架構（Pluggable Transceiver Optic, PTO），將光引擎設置在 PCB 載板上。此技術已經投入商用，傳輸速率達800 Gbps。第二種是載板光學系統架構（On-Board Optics, OBO），也是將光引擎設置在 PCB 載板上，可安裝在 ASIC 晶片封裝周圍，能夠支援1.6 Tbps傳輸速率，是目前能量產的技術之一。目前已量產技術僅止於載板光學封裝（On-Board Optics）系統架構，未來力求階段性技術突破後，再逐步發展至共同封裝光學與光學 I/O 架構。第三種是共同封裝光學模組架構（Co-Packaged Optics, CPO），將光引擎直接設計在IC載板上，與電子晶片整合在同一封裝中，藉以縮短元件間距來減少傳輸距離，降低光子長距傳輸的訊號損耗，以確保更好的能源效率，傳輸速度可達12.8Tbps。第四種是透過光學互連與封裝技術（Optical Interconnects and Packaging），光學互連是矽光子 I/O 系統中的一個關鍵環節，負責實現光信號的傳輸。這包括晶片內的光信號互連以及晶片與外部光纖系統之間的互連。此技術須搭配光學封裝技術，透過光學元件（如光調製器、光檢測器、光纖）與電子元件（如處理器、記憶體）集成在同一封裝中。常見的技術包括異質整合封裝（heterogeneous integration packaging）和微型光纖封裝技術。還有一種是光學 I/O 架構，傳輸速率可達12.8Tbps或更高。CPO 共同封裝光學技術涉及多種光學訊號的轉換，技術門檻非常高，仍有相當多的挑戰需克服。

圖3.1 矽光子技術的歷史演變示意圖，出自日月光官網。

圖3.2 矽光子技術目標達到晶片跟晶片之間可以透過「光子訊號傳遞」，出自日月光官網。

圖3.3 矽光子技術的歷史演變示意圖。

🔥【Pluggable Optics/】在實際應用中，伺服器後端可安裝一個光電訊號轉換模組，稱為「光收發器」，如圖４.2。電子訊號到達伺服器後端時，會進入此模組並轉換為光子訊號。這些光子隨後通過光纖等光波導材料，將訊號高效傳輸出去。這種技術不僅加速訊號傳遞，還能減少熱能損耗，提升整體性能。

圖４.1 基於矽光子技術SiPh 的可插拔模組製造流程。

圖４.2 Intel展示基於矽光子技術開發出的插拔式光收發器。

圖４.３基於矽光子的SOI光收發器橫切面示意圖。

🔥【On-Board Optics (OBO) ＆ Co-packaged Optics (CPO)】

圖5 插拔式光學、板載光學元件和共同封裝光學。

板載光學元件（OBO）將光學模組置於靠近ASIC的印刷電路板（PCB）上，而共封裝光學元件（CPO）則將光學模組與ASIC整合封裝。這兩種技術均能縮短ASIC與光收發器之間的電路互連距離。將光學元件移至系統內部後，可提升前面板密度並改善系統內的氣流散熱。採用OBO時，光學模組從前面板移到PCB上，雖然電氣通道的損耗有所改善，但對降低功耗的影響有限。然而，這種設計確實優化了熱管理，因為光學模組的熱量不再集中於前面板。由於投資回報率較低，OBO技術的發展動力不足，未能廣泛推廣。共封裝光學（CPO）技術將光學與電子元件整合於同一模組中，旨在提升訊號傳輸速度與效率。透過CPO和光學I/O的高度整合，可大幅縮短電路路徑，實現更高的頻寬表現。相較於傳統可插拔光學設備，CPO在能效（pJ/bit）與資本支出（$/Gbps）方面具備顯著優勢。與CPO技術相比，Pluggable 所消耗的功率遠高於CPO技術，因此在技術提升上，勢必要用到CPO技術。不過CPO技術也從一開始的2.5Ｄ進化到3D。2.5D CPO 是將「PIC封裝到interposer上，且ASIC也是封裝到interposer上」，透過interposer傳遞兩者之間的訊號。但是3D CPO則是透過ASIC直接封裝到PIC上面。因此關鍵技術在於「如何把AISC封裝到PIC上面」。

圖6 在 OFC22 的一篇論文中提到，在 1.6T 交換機中使用 CPO 替代傳統的可插拔解決方案預計可節省約 50% 的功耗。這凸顯了光學引擎和 CPO 在高速網路應用中實現節能的重要性。

📍【新聞／股市話題】＃＃台積電是台股矽光子概念股的市值領頭羊，計畫於2026年將CoWoS先進封裝技術與矽光子技術結合，實現共同封裝光學元件（CPO, Co-Packaged Optics），使台灣矽光子相關股票備受市場矚目。由於矽光子技術門檻高且尚未完全成熟，科學家提出透過「先進封裝」方式，將運算矽晶片與光收發模組整合，稱為CPO。台積電早已布局此領域，針對數據中心需求推出「緊湊通用光子引擎（COUPE, Compact Universal Photonic Engine）」先進封裝技術。現階段，矽光子技術因成熟度不足，會先以CPO作為過渡，逐步邁向完全矽光子的終極目標。目前從事矽光子或CPO設計與製造的主要是「晶圓代工與封裝廠」，如「台積電」和「日月光」。然而，CPO產品尚處於起步階段，預計2024至2025年才會逐步量產。當前媒體報導的「矽光子概念股」多數是生產傳統光收發模組或元件的廠商。隨著數據中心需求增長，這些廠商近期業績提升，但主要與傳統光收發模組相關，而非矽光子技術。未來隨著CPO量產及矽光子技術成熟，傳統光收發模組可能被逐步取代。若這些廠商未能跟進技術轉型，恐有被邊緣化的風險。因此，投資人需謹慎判斷哪些公司能抓住CPO與矽光子商機，以免誤判市場趨勢！【TSMC推出的COUPE 技術＝一種基於封裝技術的“光子引擎”】＃ COUPE技術的基本介紹 COUPE 系統利用 TSMC-SoIC™鍵合技術連接 EIC 和 PIC，如圖7 （圖２（a））所示。與其他鍵合技術相比，該方法提供了更精確的晶片間互連，在晶片間介面處具有低阻抗，將組合密度提高至少 16 倍，將 PIC-EIC 介面的寄生電容降低 85%，並在保持相同功耗的情況下降低 40% 能耗或提高 170% 速度。此外，更小的 TSMC-SoIC™鍵合間距還改善了電源完整性和訊號完整性等電氣性能，從而為高速資料傳輸提供卓越性能。如圖7 （圖 2（b））所示，當與 COUPE 獨特的淺介質通孔（TDV）結構結合時，它提供了出色的射頻（RF）特性。根據模擬資料，TSMC-SoIC™鍵合和 TDV 解決方案的組合提供了超過 100 GHz 的 3 dB 頻寬。基於常見的 3D 堆疊結構，COUPE 可通過引入不同的工藝特性，針對光柵耦合器（GC）或端面耦合器（EC）進行定製。本文主要討論 COUPE-GC。在光學特性方面，COUPE-GC 整合了幾個獨特的元件，如光路末端的嵌入式微透鏡、GC 下方的背面金屬反射器，以及最佳化的 ARC 介面，以降低 COUPE 結構內的光學損耗，如圖7 （圖 2（b））所示。模擬和工藝微調是實現最佳結果的關鍵。經過多次工藝最佳化迭代後，COUPE 內附加光路帶來的淨插入損耗降低至～0 dB，這意味著 COUPE 最終的 GC 損耗與 PIC 晶圓的損耗相當，具體結果將在本文後面詳細闡述。

圖７ COUPE技術示意圖，透過Hybrid bonding技術，將EIC和PIC鍵結在一起，型成緊湊排列結構的光子引擎。

＃ COUPE技術不但可以用在pluggable optics，還可以用在CPO 得益於 TSMC-SoIC™平台，COUPE 是一個堅固的晶片堆疊，可輕鬆整合到多種封裝形式中。例如，它可以整合到如圖８（圖 3（a））所示的光收發器中。或者如圖８（圖 3（b））所示，也可以將 COUPE 與 CoWoS® 整合，在多晶片模組（MCM）封裝中形成 CPO，這使得 COUPE 能夠與 SoC、TSMC-SoIC™和 HBM 自由整合，形成滿足各種需求的系統級封裝。

圖8 COUPE技術用於pluggable optics 和 CPO。

＃詳細介紹COUPE如何與Fiber整合 FAU 是直接附著在 COUPE-GC 上的關鍵外部元件，用於以極低的損耗將光從 COUPE 耦合到光纖陣列中。FAU 解決方案是確保矽光子光學引擎平台成功的關鍵元件之一。如圖８（圖 4）所示，COUPE-GC 與具有多排光纖陣列的 FAU 相容，能夠實現更多的 I/O 連接，而不受晶片邊緣長度的限制（如端面耦合器EC僅能支援單排連接）。目前，COUPE-GC 提供 127 µm 的光纖間距，並可靈活支援多排光纖，以滿足未來的頻寬需求。FAU 設計通常高度定製化，需要與光學引擎（如 COUPE）的光路設計相匹配。因此，像 COUPE 這樣的通用光學引擎平台有助於提供標準化且具成本效益的 FAU 解決方案，以滿足各種矽光子元件的應用需求。＃ Himax確定為第一與第二代COUPE 微透鏡陣列的獨家供應。Himax為COUPE FAU微透鏡陣列獨家供應商，預期第二家供應商最快需至第三代才可能出現。 [

] ＃上詮為台積電第一與第二代獨家FAU (ReLFACon) 供應商，而Himax為FAU獨家微透鏡陣列供應商。至於第二家FAU與微透鏡陣列供應商，最快需至第三代才可能出現。 📍【社媒】 Facebook (FB)：

Instagram (IG)：

Threads：

X (原Twitter)：

Telegram討論群組：

Telegram廣播中心：

【#以上內容請勿視為投資建議。】【#合作/交流可以透過IG。】【#歡迎討論，無需爭論。】