Nmos 壞處：如果on(Vg>0) substrate跟source產生pn forward leakage 好處（Vg<0) 利用body effect降低漏電 目前只有這個想法

我比較好奇的是，一個不存在的設計方法，老師卻拿來討論， 用意不詳。

從熱學切入 會看到滿滿的缺點 從電學切入 大概優點只剩簡化控制參數 在B跟G材料製程參數差異下 共接可讓測試數據好看一點點

優點就是可以靠body effect調控Vt跟讓Subthreshold slope變大 漏電流可以變小 缺點是操作電壓不能太高 以免S跟B的PN junction導通 簡單講大概就是這樣

B2 B0 這個並非不存在 甚至以目前應用來說 在FDSOI製程非常常見，當mos要turn on時把藉由body effect讓vth 降低達到較低的ron 在mos要turn off的時候讓source跟body同電位避免channel leakage，這個蠻常見的。