#分享 [天使專欄]你....相信光嗎?矽光子與CPO的全球供應鏈整理

最近最多人問我的就是到底光通訊供應鏈裡，哪些標的可以真的搭上800G到未來 1.6T 以上高速傳輸的技術演進趨勢。那我就簡單整理一下幾個我目前與一些產業界大神討論出來的供應鏈，把他們分成Layer1~8，大家可以觀察看看。至於對應的股號我就不列上了，基本上應該只有IQE以外，都可以在台股或是複委託找到。

2025-2030 AI 矽光子與 CPO 產業鏈深度分析報告：從電到光的典範轉移 1. 導論：生成式 AI 催化的網路傳輸革命隨著生成式 AI 與大型語言模型（LLM）邁入兆級參數時代，資料中心的網路架構正經歷一場從「電互連」轉向「光互連」的物理革命。當 AI 叢集的單通道速率突破 224G，傳統銅線電互連在頻寬密度與訊號衰減上已觸及物理天花板，無法滿足 51.2T 甚至 102.4T 交換吞吐量的嚴苛要求。本報告評估，共同封裝光學（Co-Packaged Optics, CPO）技術將成為解決 AI 算力擴張瓶頸的必然選擇。相較於傳統可插拔光學模組（Pluggable Optics）約 15 pJ/bit 的功耗，CPO 透過將光學引擎與 ASIC 近距離封裝，可將能效量化縮減至 5 pJ/bit 以下（降幅達 3 倍以上），未來目標更直指 1 pJ/bit。這種能源效率的「跳躍式進步」，是驅動超大規模資料中心架構轉型的前瞻動能。傳統插拔式與 CPO 技術參數對比表

2. 供應鏈基石：Layer 1 至 Layer 3 的材料與設備演進矽光子晶片的「物理良率上限」取決於上游設備的精密對位與原物料的純淨度。在此層級，技術門檻與地緣政治風險高度重疊。設備端 (Layer 1)：製程精密度之爭 PVA TePla：提供柴可拉斯基法 (CZ) 與浮區法 (FZ) 長晶系統，生產具備低氧低碳特性的超高純度矽晶柱，確保光波導的低損耗特性。 AIXTRON：全球 MOCVD 龍頭，其 G10-AsP 系列設備能以原子級精度沉積 III-V 族化合物，是磷化銦 (InP) 雷射源與探測器磊晶的核心。 SUSS MicroTec：其異質晶圓鍵合技術支援 ±100 奈米對位精度。特別是其脈衝電流鍵合 (Impulse Current Bonding) 與陽極鍵合 (Anodic Bonding) 技術，能為微光學元件提供關鍵的「氣密封裝 (Hermetic Sealing)」，保護光學結構免受環境干擾。材料與磊晶 (Layer 2-3)：地緣政治與關鍵物資 Soitec：掌握 Smart Cut 專利，提供高品質 SOI 晶圓，利用高折射率對比將光訊號限制在次微米波導內。 AXT Inc.：供應關鍵的 InP 晶體基板。戰略瓶頸辯證： AXT 產能透過子公司「北京通美 (Tongmei)」100% 集中於中國。在中國對鎵 (Gallium) 與鍺 (Germanium) 實施出口管制的背景下，AXT 的 InP 晶圓供應鏈面臨嚴重的地緣政治風險，且其生產高度依賴 pBN 坩堝等關鍵耗材，成為全球 AI 供應鏈中最脆弱的一環。 Corning (康寧)：提供 CPO Flexconnect 高密度光纖陣列，解決封裝邊緣的極限佈線問題。台灣廠商鏈結：聯亞 (LandMark) 與全新 (VPEC) 扮演三五族磊晶的關鍵角色，聯亞針對 800G/1.6T 提供高階 InP 磊晶片；穩懋 (Win Semi) 則憑藉代工優勢，將 GaAs/InP 工藝延伸至高速光通訊 VCSEL 與 DFB 雷射。IQE 則與聯亞共同競爭全球高階外延訂單。當材料層級達成標準化與產能就緒後，中游的元件設計與 PIC 整合將成為系統效能的勝負手。 3. 元件與光子積體電路 (Layer 4)：光源設計與架構革新在 CPO 時代，光源與 PIC 必須從離散架構走向高度整合，以解決晶片周邊的 I/O 擁塞。雷射戰場：外部光源 (ELS) 的興起為了避免雷射元件因 GPU 高溫而失效， Lumentum 與 Coherent 轉向遠端多波長光源。AAOI (Applied Optoelectronics) 則透過其 400mW 高功率泵浦雷射，補償矽光子系統中巨大的插入損耗 (Insertion Loss)，確保 1.6T 時代的鏈路預算。 PIC 架構創新：破解「海岸線瓶頸」 Lightmatter：提出「無邊界 I/O (Edgeless I/O)」概念。從數學邏輯來看，晶片運算面積以半徑平方 (r2) 增長，但可用於電氣 I/O 的周邊「海岸線」僅以線性 (2πr) 增長，導致 I/O 擁塞。其 Passage 3D 中介層透過垂直堆疊將資料卸載至光學層，實現高達 114.6 Tbps 的雙向頻寬。 Ayar Labs：其 TeraPHY 小晶片符合 UCIe 標準，提供低於 10 奈秒的延遲，其 SuperNova 外部光源支援 CW-WDM 多波長供光，實現標準化互連。光子 IC 與架構廠商戰略摘要表

4. 先進封裝與異質整合 (Layer 5)：台灣供應鏈的防禦工事封裝層級的「次微米對位」與「熱管理」是 CPO 商用化的最後一哩路，這也是台灣供應鏈最堅固的護城河。台積電 (TSMC) vs. GlobalFoundries：兩大架構之戰台積電：主推 COUPE 與 SoIC (3D 混合鍵合) 的「異質堆疊」路徑。透過無凸塊 (Bumpless) 製程極致縮短電路路徑，消除寄生電容，追求最高性能，是 NVIDIA 等高階客戶的首選。 GlobalFoundries：主推 Fotonix「單片矽光整合 (Monolithic)」平台。將 RF 電子電路與光學元件直接在同一晶片（45nm/32nm）上製造。雖製程性能略遜於 3D 堆疊，但大幅降低了封裝成本與複雜度，適合大規模部署。 OSAT 協作與精密組裝：日月光 (ASE)：其 VIPack 平台下的 FOEB (扇出型嵌入式橋接) 方案有效解決了大面積 CPO 封裝中的熱翹曲 (Thermal Warpage) 問題。 Fabrinet：擁有核心的「主動對位 (Active Alignment)」技術，是其在光學引擎組裝領域的競爭關鍵（Moat）。物理耦合關鍵點：上詮 (FOCI)：台積電 COUPE 的核心夥伴，負責最難的保偏光纖陣列 (PMFA) 對準，其 1.6T 產品預計於 2026 年量產。波若威 (Browave) 與光聖 (EZconn)：提供高密度 WDM 與連接器套件，支撐 AI 叢集後段光路。 5. 系統、OEM 與超大規模雲端客戶 (Layer 6-8)：需求終端與標準之爭交換機三巨頭格局 (Layer 6)： NVIDIA：採用封閉生態系 (Quantum-X / Spectrum-X)，將矽光引擎深度整合，追求極致性能。 Broadcom：推廣 Bailly CPO 平台，支持超乙太網路聯盟 (UEC) 開放標準。 Cisco (思科)：關鍵玩家。其 Silicon One (P200/G200) 晶片具備 51.2T 交換力，其架構具備「深緩衝 (Deep Buffer)」設計，專門處理 AI 訓練中致命的 Incast Traffic (突發流量)。 OEM 與終端 (Layer 7-8)： Arista 積極推動線性可插拔光學 (LPO)，在成本與能效間取得平衡。 Hyperscalers (Microsoft, Google, Meta, AWS)：為了擺脫單一供應商綁架，積極自研 XPU 並推動 1.6T/3.2T 規格。Google 的 Apollo OCS (全光交換) 更是矽光子技術深入基礎設施的巔峰之作。 6. 關鍵技術瓶頸與測試驗證挑戰測試驗證已成為 AI 叢集高可靠性的命脈，尤其在 1.6T 世代。問：CPO 商業化最大的工程挑戰為何？答：核心挑戰在於「異質整合熱係數差異 (CTE mismatch)」與「光纖耦合精度」。微小的瑕疵將導致波長漂移與訊號遺失。問：如何解決 1.6T 世代的高密度測試問題？答：必須採用 VIAVI Solutions 的 DCX-700 等高階方案。該系統具備同時測試 24 條光纖的能力，能在大規模部署前確保 CPO 系統中數百條微型光纖的端面純淨與傳輸完整性。問：良率如何影響成本分配？答：矽光子晶片瑕疵會導致丟包率上升，延遲增加。這將促使供應鏈價值向具備「測試驗證」與「自動化封裝」能力的台廠與設備商靠攏。 7. 全球競爭格局與地緣政治風險評估矽光子技術正從商業競賽演變為國力延伸的戰略制高點。地緣政治與物資風險： AXT 案例顯示，全球 InP 晶片生產高度依賴中國製造 (北京通美) 及中國對鎵、鍺的出口管制。這使得「供應鏈去風險化 (De-risking)」不再是選項，而是 Hyperscalers 的生存核心。台灣的戰略地位：台灣擁有從聯亞/全新 (磊晶)、台積電/日月光 (先進封裝) 到廣達/智邦 (系統整合) 的完整價值鏈。這種「矽島」的群聚效應使其成為全球 AI 算力的安全港與技術規格定義者。 8. 結論與產業展望展望 2025-2030 年，從電互連轉向光互連是不可逆的物理必然。隨著 AI 運算對 100 Tbps 以上頻寬的需求爆發，傳統插拔式模組將在功耗限制下逐步邊緣化，CPO 封裝將主導市場。未來的產業贏家將具備三大核心能力：極致的熱管理結構設計、次微米級的主動封裝技術 (Active Alignment)，以及垂直整合光電測試的平台能力。矽光子技術不僅是硬體規格的升級，更是一場半導體產鏈價值的重新分配。掌握「光學互連」路徑的廠商，將在未來的 AI 算力經濟中掌握主導權。