矽電容（SiCap）正從利基型被動元件，逐步轉為 AI 先進封裝的重要電源完整性元件。隨 Blackwell、Rubin 等新世代 AI GPU 功耗持續突破 1,000W，HBM 容量增加、CoWoS 封裝尺寸與層數同步提升，瞬間電流變化（di/dt）加劇，使傳統放置於 PCB／板端的 MLCC 因距離 die 較遠、寄生電感較高，在高頻去耦效果上逐漸面臨限制。 矽電容可透過半導體製程形成高電容密度、極薄型且低 ESL／ESR 的結構，並直接配置在 Top-side、Land-side 或 Embedded 等更靠近 GPU／CPU／ASIC die 的位置，因此能更快速補充瞬時電流、降低電源雜訊，成為高功耗 AI 晶片提升 Power Integrity 的重要解方。 值得注意的是，矽電容並非取代 MLCC，而是隨先進封裝升級形成新的「分層去耦」架構。矽電容則因製程成本較高、客製化與驗證週期較長，更適合應用在高頻特性要求最高、距離 die 最近的封裝級位置。換言之，AI GPU 功耗與封裝複雜度提升並不是把既有 MLCC 市場搬到矽電容，而是額外創造一層高價值的封裝級電容需求，矽電容的單價與技術門檻也因此明顯高於一般被動元件。 供應鏈方面，目前全球矽電容市場仍處快速擴張的初期，主要廠商包括 Murata、TDK、Samsung，以及台灣的愛普等，技術路線則涵蓋 Deep Trench、Thin Film 與 DRAM Stacking。台廠中，愛普以 DRAM Stacking 技術發展 S-SiCap；力積電則以深溝槽製程切入代工，並已切入 Intel EMIB 應用，2026Q2 已量產且產能滿載；華邦電則憑藉利基型 DRAM 的高縱深比電容溝槽技術與 12 吋晶圓產能，被視為潛在切入者。

#AI #矽電容 #先進封裝 #被動元件