各位好 在下學歷不高 資歷疏淺 目前正在ic廠擔任de 只對數位有點研究 在此提出一點淺見 B1 說的蠻準的 但B2說的技術性不高我就得反駁一下了 曾經我在學生時代也以為這東西沒什麼技術性很簡單 但是實際工作後才知道水有多深 他的難點在於每個設計都有不同的面向 你需要看到的角度會更廣 像是你要思考前端對於後端以及tapout 的影響 而不是寫寫rtl這麼簡單 就連工作十幾年的大前輩也不敢說自己都懂了 邊做邊學累積經驗 並尊重他人的職業 我想這才是最重要的 再來是回應b0 首先Verilog 是身為de必備的工具 雖然蠻基礎的 但是要用的精 還是有一定的難度和水準 再來工作後 如果在大公司你會發現其實沒什麼機會在寫Rtl 大部分實作的時間都是在負責maintain ip 跟寫一些script Perl... 來幫助自己工作 其他時間就會去讀spec 或者是研究電路（看code) 專題和研究方向只有在新人面試的時候才會注意 儘量能夠清楚的解釋表達你的想法這才是主管想要的