數位IC設計面試紀錄
個人背景
四中電機碩，研究所是做通訊數位IC，僅完成FPGA驗證，沒有下線
目前在小公司擔任前端設計，之前都是跑模擬為主，這半年來才開始設計
從去年到今年面試5家，但是都沒錄取，5家都是視訊面試，新唐有給感謝函，其他都沒通知
準備方式：投影片介紹自己的工作內容與技能
1.聯發科-MultiMedia-多媒體數位IC設計工程師(車用多媒體)
過程
面試官很糟糕，因為開會遲到1小時，所以我快速講完沒問太多問題就結束
工作內容
整合跟IP開發都會碰到
2.聯發科-SPD1-數位IC設計工程師
過程
這次面試由工程師與主管共同主持，問了不少技術問題，包括：
為何我的公司電路會分 FPGA 與 ASIC 兩個版本，它們的差異在哪?
FPGA 合成或燒錄過程中有遇到什麼問題
我設計的模組使用到 async FIFO的深度是多少?
工作內容
偏向整合，不過還是有IP開發，還會做到後端跟cp、ft，需要跟許多部門溝通
3.網聯通訊-數位IC設計工程師
過程
人資很糟糕，給的teams連結沒有用，最後我加對方的line再用視訊
工作內容
職位是驗證，要兩年後才會開始設計電路
4.威鋒電子-Logic Design Engineer
過程：
什麼是 RTL、LEC、recovery time？
CDC 會遇到什麼問題？
工作內容：
usb ip開發
5.新唐科技-數位IC設計工程師
過程：
對 CPU 的了解程度？
針對之前的工作經歷進行簡短詢問
工作內容：
IP 開發，合成會由專門人員負責，但設計端需要了解 false path、clock 相關問題
需要對 CPU 有較深入的理解
該職缺是為了明年專案提前招人