[技術請益] APR佈局圖的疑問

國立陽明交通大學

我是碩士班學生，想請教大大們一個問題，我用Xilinx的Vivado做FPGA的APR，結束後GUI會有implemented design視窗顯示各種cell佈局比如LUT, FF, BRAM之間怎麼分布、怎麼連的，而我們知道晶片電路實際上有「十幾層」，那這顯示在GUI的佈局圖究竟有幾分真幾分假呢？

佈局
晶片
請益
技術
疑問