[技術請益] APR佈局圖的疑問
我是碩士班學生,想請教大大們一個問題,我用Xilinx的Vivado做FPGA的APR,結束後GUI會有implemented design視窗顯示各種cell佈局比如LUT, FF, BRAM之間怎

我是碩士班學生,想請教大大們一個問題,我用Xilinx的Vivado做FPGA的APR,結束後GUI會有implemented design視窗顯示各種cell佈局比如LUT, FF, BRAM之間怎

很多事情所需的能力或知識,往往需要仰賴時間與經驗的積累,而佈局就等同於提早做準備,再遇到事情時才能去應對,這也是為什麼我們講:「機會是給準備好的人」,因為提早多方佈局,看到機會時,往往更能把握。
