我是碩士班學生，想請教大大們一個問題，我用Xilinx的Vivado做FPGA的APR，結束後GUI會有implemented design視窗顯示各種cell佈局比如LUT， FF， BRAM之間怎