【修課心得】高等數位晶片設計流程 黃朝宗

嗨大家好,由於在搭客運太無聊了不知道要幹嘛,想說來打一下修課心得 由於這是我第二次分享修課心得,希望能盡可能公正客觀一點,所以先說明一下主要指標: 1.課程甜度:每多10%A+就多一顆星,沒公布的就會以體感判斷大約多少比例A+ 2.課程負擔:我自己在課程上花的時間,每30個小時一顆星 以下正文 =================================== 課名:高等數位晶片設計流程(ADDF) 科號:EE525400 學分:3 課程甜度:★★★★☆ 課程負擔:★★★★★★★★★★★★ 建議先修課程:邏輯設計實驗/硬體設計實驗/積體電路設計實驗 先上成績分佈: (總成績)
megapx
(Final project )
megapx
🫠上課方式: 課程總共有10週。這10週的期間,每週會先到教室由黃朝宗教授上課約兩小時,課程結束後則是到工作站進行lab(當天才會發布),做完後可以找助教demo。 Lab基本上在公告當天是做不完的,因為常常要包含合成、APR等等,因此基本lab都是帶回去做,然後下個禮拜再找助教demo。Demo詳細部分則是會需要回答lab講義上面的問題,有些會需要操作給助教看。雖然問題有些有點難,但助教人都很好,不會的話會給些提示,答錯的話也可能會幫忙糾正,總之助教人真的很nice。 🫠授課內容: 本門課使用N16 ADFP製程,課程會著重在後端的部分,因此是預設大家已經有一些基本的rtl撰寫能力。上課時主要會介紹各種觀念以及要注意的地方,然後lab時會給大家實作練習的機會。上課主要會分成三個部分,分別對應三個作業: 1.Macro level synthesis, APR, sign-off verification 2.Chip level synthesis, APR, sign-off verification 3.Low power design flow 教授會用10週的時間把課程講完,剩下的時間則是各組要努力生出final project,題目要自己想,可以從innovus user guide裡面找靈感,或者是將以前刻過的電路利用這學期所學的low power design實作也可以,分數其實也差不多。 🫠作業考試形式: 無考試,這門課主要成績都是由作業決定的。每次作業都會有PI ranking(第一名拿滿,最後一名0分),三次作業中佔比分別是10%、10%、20%,雖然看起來很重,但後來發現其實成績主要都是由final project來決定的,個人推薦不要太花時間在卷ranking。改報告的助教不會給太嚴格,基本上都能拿到90%的分數,但具體哪裡會扣分都是比較細節的部分,建議要修的話要找修過的學長參考詢問一下。 這門課的作業是需要大家去完成一個CNN實作來練習後端的各種技巧,HW1跟HW2會需要花非常多的時間在打rtl,而且由於這門課是以後端的實作為主,此部分佔分非常低。不過應該也不用太擔心rtl寫不出來,我好像也沒聽說有人沒寫出來的。 每次作業通常都需要連續一兩個禮拜待在工作站努力肝出來,而且過程會遇到非常多很玄的問題,建議多多認識修這門課的同學,看能不能找到互相幫忙的夥伴或者是找到大腿抱。 🫠配分比例: Lab 10% HW1 10% HW2 25% HW3 25% final project 30% 🫠結語: 助教跟老師人都很好,雖然花在這門課的時間會有點多,作息有點崩壞,而且常常要在工作站過夜,然後ranking可能又不會很好看,但還是謝謝修這門課一路上幫過我的人們,沒有你們我作業可能連生都生不出來,修這門課真的收穫很多。
留言
跟ICLAB差不多的風格,這很朝宗 是說有比交大碩的ICLAB硬嗎
sticker